Bring-up
書き込み
合成とコンフィグは Gowin EDA 側で行います。このページはピンと手順の控えです。
- 01
Gowin EDA を入れる
V1.9.9 以降。デバイスは GW1NR-9C / GW1NR-LV9QN88PC6/I5。
- 02
プロジェクトを作る
hdmi_colorbar.gprj を開ける場合はそれを使う。拒否されたら新規 FPGA プロジェクトに src/*.v と tangnano9k.cst / .sdc を追加し、トップを top にする。
- 03
Place & Route
Synthesis → Place & Route。LUT は数千で収まります。OSER10 と rPLL はプリミティブ直書きです。
- 04
書き込む
オンボード BL702 の Programmer、または openFPGALoader -b tangnano9k impl/pnr/*.fs。
- 05
HDMI を挿す
短いケーブルで 720p60 を受けられるシンクへ。LED0 点灯が PLL lock。S2 がリセット、S1 押下で 100% バー。
ピン
| 信号 | ピン | 用途 |
|---|---|---|
| clk | 52 | 27 MHz クリスタル |
| resetn | 4 | S2、アクティブ Low |
| btn_mode | 3 | S1 押下で 100% バー |
| tmds_clk_p / n | 69 / 68 | HDMI clock |
| tmds_d[0] p / n | 71 / 70 | TMDS ch0 Blue |
| tmds_d[1] p / n | 73 / 72 | TMDS ch1 Green |
| tmds_d[2] p / n | 75 / 74 | TMDS ch2 Red |
| led_n[0] | 10 | PLL lock |
| led_n[5:1] | 11, 13–16 | フレームハートビート |
HDMI の差動ペアは Sipeed 公式 hdmi 例と同じ 68–75 です。CST では P 側に 69,68 のように両ピンを書きます。
うまく出ないとき
- LED0 が消灯 → PLL 未ロック。27 MHz と rPLL パラメータ（IDIV=4, FBDIV=55, ODIV=2）を確認。
- 映像だけ出る → DVI シンク。音声は HDMI データアイランドが必要です。
- 砂嵐・無信号 → ケーブルを短くする。ELVDS 直結なので長いケーブルは不利です。
- 色が飛ぶ → モニタが 720p60 を拒否している。EDID 側の VIC 4 対応を確認。